Synopsys ir paziņojis, ka tā projektēšanas procesa rīki un IP ir gatavi 2.M ražošanas procesam Samsung Wafer Foundries.Samsung nesen paziņoja, ka 2025. gadā tā masveidā ražos 2. procesa pusvadītāju mikroshēmas un paziņoja, ka process tiks vēl vairāk uzlabots 2027. gadā. Synopsys EDA dizaina rīks ir izturējis Samsung 2. GAA procesa sertifikātu.
Saskaņā ar oficiālo ievadu, Synopsys EDA komplekts var uzlabot simulācijas dizaina migrāciju, PPA (apgabala efektivitāti, veiktspēju un energoefektivitāti) un Samsung Wafer Foundry 2nm GAA procesa mezglu produktivitāti.Kopsavilkuma optimizācijai apvienošanai tiek izmantots mākslīgais intelekts (AI), lai palīdzētu Samsung uzlabot 2.M procesa teritorijas efektivitāti, veiktspēju un energoefektivitāti.
Synopsys DSO.AI un ASO.AI rīki ir veiksmīgi migrēti no FinFET uz GAA arhitektūru, kas nozīmē, ka klienti var vienmērīgi migrēt esošos FinFET mikroshēmu dizainus uz jauno 2nm GAA procesu.
CHIP uzņēmumi var izmantot Synopsys rīkus, lai izstrādātu jaunas mikroshēmas dizaina tehnoloģijas, ieskaitot aizmugures barošanas avota vadu, vietējās izkārtojuma efekta uztveres metodes un nanosletijas vienības dizainu, tādējādi uzlabojot SF2 procesu efektivitāti un veiktspēju.Samsung paziņoja, ka SF2Z procesa mezgls var vēl vairāk uzlabot veiktspēju, enerģijas patēriņu un blīvumu (par 20%).
Sinofsys arī atklāja, ka tā UCIE IP ir izmantots mikroshēmu ražošanā Samsung SF2 un SF4X procesa mezglos.Turklāt tas pats DTCO risinājums tiks izmantots arī, lai optimizētu Samsung 1,4nm procesa mezglu (SF1.4).
